Un solucionador basado en la física de Ising usando tecnología estándar CMOS

Arepa Tecnológica
Por Arepa Tecnológica 5 lectura mínima

Desarrollan nuevo dispositivo electrónico basado en tecnología estándar CMOS para computadoras cuánticas

Científicos de la Universidad de Minnesota han desarrollado un nuevo dispositivo electrónico basado en la tecnología estándar de semiconductores óxido de metal complementario (CMOS) que podría respaldar el proceso crucial de mapeo en computadoras cuánticas capaces de resolver problemas de optimización combinatoria. Estos problemas implican identificar la combinación óptima de variables entre varias opciones y bajo una serie de restricciones.

En un artículo publicado en la revista Nature Electronics, los investigadores presentaron un solucionador Ising basado en la física compuesto por osciladores acoplados en anillo y una arquitectura de conexión de nodo a todos los nodos.

Según Chris Kim, uno de los investigadores involucrados en el estudio, construir un hardware conectado en cada nodo para que pueda “comunicarse” con los demás nodos es extremadamente desafiante. Conforme aumenta el número de nodos acoplados (N), el número de conexiones por nodo aumenta aproximadamente en N^2, lo que provoca una carga eléctrica y una carga de hardware cada vez más altas para cada nodo, lo que hace que el acoplamiento sea menos eficiente y menos uniforme.

El solucionador Ising desarrollado por Kim y sus colegas tiene una arquitectura de conexión a todos los nodos con 48 estados y un circuito de acoplamiento altamente uniforme. Los osciladores horizontales en el dispositivo están estrechamente acoplados a los osciladores verticales, creando parejas de osciladores horizontales-verticales que se cruzan con otras parejas para formar una matriz en forma de cruz.

El propósito básico del solucionador Ising es propagar una señal de oscilación en direcciones horizontal y vertical de tal manera que los nodos i y j se crucen entre sí en toda la matriz en forma de cruz. Al colocar un circuito de acoplador en cada cruce, se puede construir una matriz de circuitos donde la señal de cada nodo se comunique con todas las demás señales de los nodos. A pesar de que las señales de oscilación van cambiando de fase en toda la matriz, el acoplamiento entre dos nodos ocurre de manera que tenga en cuenta las fases desplazadas, por lo que el diseño propuesto encuentra una solución competitiva.

Los investigadores evaluaron su solucionador Ising en una serie de pruebas, donde lo utilizaron para realizar diversas operaciones estadísticas y recolectar mediciones para problemas de diferentes tamaños y densidades de gráficos. Los resultados fueron prometedores, ya que los gráficos de estos problemas pudieron mapearse eficazmente en el chip.

En el futuro, el chip desarrollado por Kim y sus colegas podría servir de base para la creación de más solucionadores Ising y dispositivos capaces de mapear gráficos de problemas intricados. Esto podría ayudar a mejorar aún más la capacidad de las computadoras cuánticas para resolver problemas de optimización combinatoria y facilitar su implementación en el mundo real.

“Ya que los problemas que queremos resolver son mucho más grandes que una sola instancia de hardware, tendremos que encontrar una forma de descomponer y recomponer subproblemas sin sacrificar la precisión de la solución”, agregó Kim. “Otros temas de interés son comparar la calidad de la solución de nuestro hardware con los algoritmos existentes de optimización como el recocido simulado o la búsqueda tabú. Finalmente, tendremos que encontrar formas más sistemáticas de formular un problema en pesos de acoplamiento; no podemos democratizar este enfoque computacional si se requiere un experto humano en cada paso de la computación”.

El nuevo dispositivo y sus avances podrían abrir el camino para el desarrollo de computadoras cuánticas más potentes capaces de resolver problemas complejos y optimizar sistemas en una amplia gama de aplicaciones prácticas.

Refencia:
Hao Lo et al, An Ising solver chip based on coupled ring oscillators with a 48-node all-to-all connected array architecture, Nature Electronics (2023). DOI: 10.1038/s41928-023-01021-y.

FUENTE

Comparte este artículo
Follow:
Redacción General de Arepa Tecnológica. Amantes de la tecnología y las tendencias Digitales.

Nuestras Redes Sociales

Síguenos
Deja un comentario

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *